



基于 Local Bus 总线的 SDRAM 的读写

上海安路信息科技股份有限公司

APUG010 (v1.1) 2023 年 6 月



目 录

目 录	I
1 概要	1
2 方案描述	2
2.1 Local Bus 总线	2
2.1.1 Local Bus 总线管脚与定义	2
3 模块接口介绍	3
3.1 Local Bus 时序	3
3.1.1 Local Bus 写时序	3
3.1.2 Local Bus 读时序	3
3.2 顶层模块接口说明	5
4 资源使用与时序 Fmax	6
5 参考设计与仿真	7
5.1 调试	7
5.2 仿真	7
6 文件提供	8
7 移植与注意事项	9
8 文件参考	10
版本信息	11
免责声明	11



1 概要

Local Bus 总线是一种采用数据/地址总线复用的总线，在许多如 DSP、Power PC 等嵌入式 CPU 中经常出现。

本文档主要功能是描述基于 Local Bus 总线，实现对 SDRAM 进行读写操作。



2 方案描述

2.1 Local Bus 总线

Local Bus 又名 CPU 总线，它是一种采用地址与数据做时分复用的一种总线，但不同系列的 CPU 出现的 Local Bus 总线各有差异。按照实现 Local Bus 的写操作，可分为写同步模式和异步模式。在同步模式下，Master 提供一个额外的时钟给 Slave，提供时钟与数据的采样关系，异步传输模式下，不使用时钟信号对数据进行采样(芯片内部还是需要系统参考时钟来产生时序的)，而是利用片选信号 cs_l、写使能信号 we_l 和读使能信号 oe_l 对数据进行采样。

2.1.1 Local Bus 总线管脚与定义

下表 2-1，描述了常用 Local Bus 总线出现的相关信号，clk 信号主要用在同步模式中，如同步/异步都支持时，此信号在异步模式中悬空不使用。部分 CPU 中 lda 信号是作为地址/数据做时分复用，用于节省 IO。

其中[x:0]表示位宽不固定，不同 CPU 等地址总线不固定，也可根据读写范围做适当适配。

表 2-1 Local Bus 总线信号定义

信号	方向	描述
clk	in	时钟信号，用于同步模式中
la[x:0]	in	地址信号
ld[x:0]	out	数据信号
lda[x:0]	inout	数据/地址复用信号
ale_l	in	地址锁存信号
rdv	out	应答信号
cs_l	in	片选信号，低电平有效
we_l	in	写使能信号，低电平有效
oe_l	in	读使能信号，低电平有效

3 模块接口介绍

本方案中，使用异步 Local Bus 总线，实现读 EG4S 器件中的 64Mb SDRAM 进行随机读写，将 SDRAM 做为 RAM 方式实现读写。

Local Bus 的数据位宽为 8bit 即基于字节进行操作，因此 64Mb 的 SDRAM 按照字节方式编码，地址总线为 2048 行，每行有 4 个 BANK，每行有 256 列，每个单元格是 32bit，因此地址总共有 23bit。每个单元格的数据宽度为 32bit，而 Local Bus 的读写数据位宽为 8bit，因此利用 LA 的最低 2bit 实现对 SDRAM 的 DM 进行操作，这样 Local Bus 与 SDRAM 都可以基于字节方式进行读写。

3.1 Local Bus 时序

本设计采用的是异步 Local Bus 总线时序，地址与数据独立分开使用。Local Bus 写时序如 3-1 所示。

3.1.1 Local Bus 写时序

工程中的 Local Bus 写时序，如图 3-1 所示。当 cs_l 片选有效，we_l 写使能有效时，给出 la 地址总线的操作写地址和 ld 的操作写数据。

此部分信号持续的时间，一般 CPU 可根据实际情况做长短调整，也会影响相应的读写带宽效率。




图 3-1 Local Bus 写时序

3.1.2 Local Bus 读时序

工程中的 Local Bus 读时序，如图 3-2 所示。当 cs_l 片选有效，oe_l 写使能有效时，给出 la 地址总线的操作写地址，在一定的时间后，salve 必须给出 ld 读数据给 master，此时间 Master 有一定范围容限，因此 salve 是越快越好。

从 Local Bus 总线给出读地址使能和地址有效信号后，到 Slave FPGA 给出有效的数据时，需要 24



个时钟，大约 200ns 后给出有效数据，因此 Master 中的 Local Bus 需要设置采样读数据的有效窗口。

Slave 通过 lda 总线，将数据反馈回给 Master 后，需要在一定时间释放总线，以备 Master 下一次发起数据通信，此时间可以通过和 Master 约定。




图 3-2 Local Bus 读时序

3.2 刷新与内容保持

刷新模块中，支持控制器自刷新和用户手动刷新机制，默认开启自刷新功能。

自刷新需要对时钟进行计数，在 global_def.v 文件中，用户使用时，需要明确当前控制器的时钟工作频率，用于计算周期。如工作 150MHz，则计算的时钟周期 $1000000000/150000000$ 。其他频率时，用户自行更改。

一般 SDRAM 的刷新间隔是 64ms 对所有的行全部刷新一次，因此最终会将 SELF_REFRESH_INTERVAL 计算结果，带入的代码中，做自动刷新。

采用用户手动刷新时，需要对 sdr_init_ref 模块中的 self_refresh_open 参数传入 0。此时用户自行控制 app_ref_req 信号（至少拉高 1 个时钟周期），发送刷新命令后，如果收到 sdr_ref_ack，则表示此次刷新有效。

用户手动刷新，可以由用户自己通过 local bus 进行协议转换去控制。

刷新保持 2 个原则：

- 1、数据内容在部分 SDRAM 如 64ms 不断重复读写，如图像数据，可以选择用户自刷新，此时用户不用去做刷新。
- 2、如果不刷新，数据内容会丢失。



3.3 顶层模块接口说明

工程中，使用 EG4S 器件，该器件包含了 64Mb SDRAM SIP，因此工程顶层中只含有 Local Bus 总线，如使用其他系列器件时，可将 SDRAM 信号连接到工程顶层，使用外挂 SDRAM。顶层接口信号见表 3-1 所示。

表 3-1 顶层接口信号

信号	方向	功能说明
SYS_CLK	in	PLL 输入时钟，时钟晶振 25Mhz
Local Bus 信号		
cs_l	in	Local Bus 片选
we_l	in	Local Bus 写使能有效，低电平有效
oe_l	in	Local Bus 读使能有效，低电平有效
La[22:0]	in	Local Bus 读写地址
Ld[7:0]	inout	Local Bus 读写数据
Local_Busy	out	SDRAM 刷新忙指示，高有效
SDRAM 信号		
SDR_CLK	out	SDRAM 时钟
SDR_CKE	out	SDRAM 的 CKE 时钟使能
SDR_RAS	out	SDARM 行有效
SDR_CAS	out	SDRAM 片选
SDR_WE	out	SDRAM 写使能
SDR_BA[1:0]	out	SDRAM Bank
SDR_ADDR[10:0]	out	SDRAM 的操作地址
SDR_DM[3:0]	out	SDRAM 的数据掩码
SDR_DQ[31:0]	inout	SDRAM 数据总线

SDRAM 会对数据做刷新操作，用于将数据进行保持以致不被丢掉，因此实际使用时，会对 SDRAM 进行刷新操作。当 SDRAM 在刷新时，会给出 Local_Busy 信号为高电平，Master 此时不要进行 SDRAM 进行读写操作。误操作时会影响刷新以及数据的正常读写。

因没有级联其他 CPU 等外部 Master 器件，所以此部分 Local Bus 总线，采用模拟的方式产生数据对 SDRAM 进行读写。



4 资源使用与时序 Fmax

使用 TD 软件版本为 TD5.6.2 71036，在 EG4S-MINI-DEV3 Demo 板上进行验证，工程代码可以支持比较高的频率，但目前 SDRAM 最高只支持 200Mhz，因此实际使用时，请根据硬件环境等调整频率，因 SDRAM 的带宽远大于 Local Bus 总线，以及快速的采样 Local Bus 总线信号，建议 SDRAM 工作主频在 150Mhz。

消耗的资源与时序结果如表 4-1 所示：

表 4-1 资源消耗

资源	类型	数值
最大频率	c0	375Mhz
使用资源	LUT	306
	REG	132
	PLL	1
	IO	10
	BRAM	N/A
	DSP	N/A
	SERDES	N/A
适用器件	Anlogic 全系器件（除 EG4S 外，需要外挂 SDRAM）	




5 参考设计与仿真

该设计提供仿真文件，用户只需添加相应的 do 文件即可进行在 Modelsim 环境下进行仿真。

5.1 调试

工程中已经添加了调试的 CWC 文件，初期使用时，下载文件到开发板，即可抓取波形，通过如下波形，可以看到 Local Bus 写的数据为 `salve_rx_dat` 为 0x01 往上的递增数，读出来的数据为 `Local_rd_dout` 也为 0x01 往上的递增数。



5.2 仿真

工程中提供仿真代码 `Test_bench`，既可以用于仿真，也可以直接进行综合。Local Bus 总线部分因没有主控制器，所以采用模拟的方式实现。

产生的仿真数据为 0x01~0xFF 的递增数，写入到 SDRAM，再从 SDRAM 读出，检查数据是否正确。调用 Modelsim 时，执行 do 文件即可。

```
vlog -work work +incdir+$INCLUDE_PATH +define+SIMULATION ../source_code/rtl/*.v  
vlog -incr +incdir+$INCLUDE_PATH ../source_code/model/*.v  
vlog -incr +incdir+$INCLUDE_PATH +define+SIMULATION ../source_code/tb/*.v  
vlog -incr +incdir+$INCLUDE_PATH +define+SIMULATION ../prj/lvds_2_sdr/al_ip/*_sim.v
```



6 文件提供

工程中有如下关键代码文件，如表 6-1 所示。

表 6-1 应用方案相关文件

参数	说明
Developers	Xuguo
Reference Design	Yes
RTL Language	Verilog/VHDL
Test bench	Yes
Test bench Format	Yes
Simulation	Modelsim
C 文件	N/A
IP Model	Yes
Project Platform	EG4S20-MINI-DEV3



7 移植与注意事项

- 1、使用其他同步 Local Bus 总线时，请按照对应的协议更改 Local Bus, 将接收的数据送入工程的 sdr_wrrd 模块。
- 2、读取数据时，需要注意 Local Bus 总线读地址到读数据的时间，因 SDRAM 收到地址到读出数据再送出，使用的是 SDRAM 的主频时钟，本方案大概需要花费 24 个时钟。
- 3、使用外挂 SDRAM 时，先将 SDRAM 总线连接到工程顶层，再分配相应的管脚。
- 4、需要确认使用何种刷新方式，保持数据内容在长期没有操作时，数据不会发生变化。
- 5、工程中的 SDRAM 地址位宽，可在 global_def 文件中更改，因此必须要将该文件 include 到目标工程文件中。



8 文件参考

[AN_EG4_DataSheet_DS300](#)

[AN_EG4S20_DataSheet_DS301](#)



版本信息

日期	版本	修订记录
2020. 10. 21	1. 0	首次发布中文版
2023. 5. 26	1. 1	1. 在新版软件 71036 进行测试 2. 更改文章的部分语句描述 3. 调整字体，格式

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。